

JPAB

B4

CLIPPEDIMAGE= JP402298107A

PUB-NO: JP402298107A

DOCUMENT-IDENTIFIER: JP 02298107 A

TITLE: VOLTAGE CONTROLLED OSCILLATOR

PUBN-DATE: December 10, 1990

INVENTOR-INFORMATION:

NAME

OBAYASHI, KATSUKI

INT-CL_(IPC): H03B005/12

US-CL-CURRENT: 331/107R

ABSTRACT:

PURPOSE: To evade the change of the modulation degree even when the oscillation

frequency is changed by connecting a modulation input to a bias voltage supply line of a gate of a dual gate FET forming a negative resistance generating circuit.

CONSTITUTION: A modulation circuit 3 consists of a DC cut capacitance 36 connecting to a DC bias resistor 16 of a gate of a dual gate FET 4 and a modulation terminal 35. Thus, as a modulation circuit, without using a varactor diode, the modulation input is connected to the gate 2 of the dual gate FET to control the oscillation frequency. Thus, since the capacitance of the oscillation circuit is not dependend on the capacitance change of a varactor diode 32, for modulation, the voltage controlled oscillator whose modulation degree is unchanged even when the capacitance of the varactor diode 26 is changed to vary the oscillation frequency.

COPYRIGHT: (C)1990, JPO&Japio

FPAR:

CONSTITUTION: A modulation circuit 3 consists of a DC cut capacitance 36 connecting to a DC bias resistor 16 of a gate of a dual gate FET 4 and a modulation terminal 35. Thus, as a modulation circuit, without

using a varactor diode, the modulation input is connected to the gate 2 of the dual gate FET to control the oscillation frequency. Thus, since the capacitance of the oscillation circuit is not dependend on the capacitance change of a varactor diode 32, for modulation, the voltage controlled oscillator whose modulation degree is unchanged even when the capacitance of the varactor diode 26 is changed to vary the oscillation frequency.

⑨ 日本国特許庁 (JP)

⑩ 特許出願公開

⑪ 公開特許公報 (A)

平2-298107

⑫ Int. Cl.⁵
H 03 B 5/12

識別記号
C

厅内整理番号
8731-5J

⑬ 公開 平成2年(1990)12月10日

審査請求 未請求 請求項の数 1 (全3頁)

⑭ 発明の名称 電圧制御発振器

⑮ 特 願 平1-117390

⑯ 出 願 平1(1989)5月12日

⑰ 発明者 大林 勝喜 東京都小平市御幸町32番地 日立電子株式会社小金井工場
内

⑱ 出願人 日立電子株式会社 東京都千代田区神田須田町1丁目23番2号

⑲ 代理人 弁理士 小川 勝男

明細書

1. 発明の名称

電圧制御発振器

2. 特許請求の範囲

1. デュアルゲートFETを用いた負性抵抗発生回路とこのデュアルゲートFETのゲートに結合された変調回路と前記負性抵抗発生回路に結合された、共振周波数を可変すべく挿入された可変容量ダイオードを含む共振回路を具備し、前記可変容量ダイオードに供給される直流電圧によって共振周波数を制御するようにしたことを特徴とする電圧制御発振器。

3. 発明の詳細な説明

[産業上の利用分野]

本発明は周波数シンセサイザに使用する電圧制御発振器に関し、特に電圧可変素子として可変容量ダイオードを用いた電圧制御発振器に関するものである。

[従来の技術]

第2図に従来の電圧制御発振器の回路図を示す。この電圧制御発振器は第2図に示すように、負性抵抗発生回路1と共振回路2と変調回路3とから構成されている。このとき負性抵抗発生回路1はデュアルゲート電界効果トランジスタ(以下FETと略称)4とソースインダクタ5、ソース抵抗6、ドレイン・ソース間容量7、ソース容量8、ゲート1容量9、ゲート2容量10、ゲート1の直流バイアス抵抗11、12、13、ゲート2の直流バイアス抵抗14、15、16、電源用チャージコイル17、電源接地容量18、共振回路2への結合容量19、電源端子20、出力結合容量21、出力端子22からなる。そして共振回路2は共振用コイル23、共振用容量24と一端が接地された可変容量ダイオード26との結合容量25、寄生発振防止用抵抗27、高周波阻止用インダクタ28、接地容量29、可変容量ダイオード26の直流バイアス端子30からなる。変調回路3は共振回路2との結合容量31、可変容量ダイオード32、抵抗33、接地容量34、変調入力端子35からなっ

ている。ここで直流バイアス端子30のバイアス電圧を変化させることにより、可変容量ダイオード26の容量を変化させて電圧制御発振器の発振周波数を変化することができる。

[発明が解決しようとする課題]

しかし、前記従来のものには、変調入力レベルを一定としたとき、発振周波数を変化させると、可変容量ダイオード26の容量が変化するため、変調度も変化するという欠点がある。

本発明はこの欠点を解決すべくなされたもので、その目的は発振周波数を変化させても、変調度の変化しない電圧制御発振器を提供することにある。

[課題を解決するための手段]

本発明は上記の目的を達成するため、電圧制御発振器において、負性抵抗発生回路を構成するデュアルゲートFETのゲート2のバイアス電圧供給ラインに変調入力を接続したものである。

[作用]

したがって、本発明においては、可変容量ダイオードの容量が変化しても負性抵抗発生回路のデ

ュアルゲートFETのゲート2には影響をおよぼさないので変調度が変化しない電圧制御発振回路が実現できる。

[実施例]

以下、本発明を図面に示す実施例に基づいて詳細に説明する。第1図は本発明による電圧制御発振器の一実施例を示す回路図である。同図において、1は負性抵抗発生回路であって、デュアルゲートFET4とソースインダクタ5、ソース抵抗6、ドレイン・ソース間容量7、ソース容量8、ゲート1容量9、ゲート2容量10、ゲート1の直流バイアス抵抗11、12、13、ゲート2の直流バイアス抵抗14、15、16、電源用コイル17、電源接地容量18、共振回路2への結合容量19、電源端子20、出力結合容量21、出力端子22からなる。そして共振回路2は共振用コイル23、共振用容量24と一端が接続された可変容量ダイオード26との結合容量25、寄生発振防止用抵抗27、高周波阻止用インダクタ28、接続容量29、可変容量ダイオード26の直流通バイ

アス端子30からなる。変調回路3はデュアルゲートFET4のゲート2の直流バイアス抵抗16に接続した直流通カット用容量36と変調端子35からなる。すなわち本実施例が第2図の従来例のものと異なる点は、変調回路として、可変容量ダイオードを使用することなく、変調入力をデュアルゲートFETのゲート2に接続したことにある。

なお図中同一符号は同一または相当部分を示している。

このように前記実施例のものによると発振回路の容量を可変容量ダイオード32の容量変化によって変調をかけるのではないので発振周波数を変化させるため、可変容量ダイオード26の容量を変化させても、変調度が変化しない電圧制御発振器が得られる。また、この実施例ではゲート2に変調入力を接続しているが、ゲート1に接続しても同様の効果が得られる。

[発明の効果]

以上説明したように、本発明によればデュアルゲートFETのゲートに変調をかけることにより、

発振周波数を変化させても変調度がほとんど変化しない電圧制御発振器が実現できる。

また、変調用に可変容量ダイオードを使用しないので、回路が簡単になり安価にもなる。


4. 図面の簡単な説明

第1図は本発明の一実施例を示す回路図、第2図は従来の電圧制御発振器の一例を示す回路図である。

1：負性抵抗発生回路、2：共振回路、3：変調回路、4：FET、5、17、28：インダクタ、6、11、12、13、14、15、16、27、33：抵抗、7、8、9、10、18、19、21、24、25、29、31、34、36：容量、23：共振用コイル、26、32：可変容量ダイオード、20：電源端子、22：出力端子、30：直流バイアス端子、35：変調端子。



第1図



第2図

